在TTL門電路中，當輸入端被懸空時，其表現如同連接了一個無限大的電阻。這個特性使得當外部電阻大于1千歐姆（IKΩ）時，輸入電平會上升至閾值電壓UTH，即被識別為邏輯高電平，對應于數字1。TTL電路采用邏輯電平來表示電壓狀態，高電平定義為大于3.5伏，低電平為小于0.3伏。

對于TTL門電路的多余輸入端，處理方法有所不同。對于與門和與非門，可以選擇將它們接高電平，即通過限流電阻連接到電源，或者通過大電阻（大于1kΩ）懸空，這樣就相當于輸入端被接高電平。對于工作速度不高的電路，信號源能力強時，多余輸入端也可以與其他正常輸入端并聯使用。

對于或門和或非門，多余的輸入端應保持在低電平，即接低電平或者直接接地。這是因為當輸入端接小于1kΩ的電阻時，輸入電壓會非常低，相當于邏輯低電平0。

總之，懸空的TTL門電路輸入端在適當電阻條件下，能有效地作為邏輯1，而多余輸入端的處理則根據門電路類型和具體應用需求選擇合適的連接方式。