推動半導體業進步的兩個關鍵因素分別是工藝尺寸的縮小和硅片直徑的增大，而工藝尺寸的縮小總是先行。由半導體工藝路線圖顯示，2013年應進入14納米節點，而近期報道指出，這一節點已成定局，英特爾領銜。盡管摩爾定律接近失效，14nm的進展依舊按期進行，這是出于何種原因呢？傳統光刻技術持續進步在22/20納米節點，傳統光刻技術已無法勝任，必須輔以雙重圖形曝光技術（DP）。提高光刻分辨率有三個途徑：縮短曝光波長、增大鏡頭數值孔徑NA以及減少k1。顯然，縮短波長是最重要的，也較為容易實現。目前市場上首選的193納米ArF光源加上浸液技術，實際上已達到28納米，幾乎達到極限，需借助OPC等技術。NVIDIA CEO黃仁勛多次呼吁，在22/20納米節點，工藝制程成本相比28納米更高。原因是工藝尺寸縮小至22/20納米時，傳統光刻技術已無能為力，必須采用DP。從原理上看，DP技術易于理解，甚至可以3次或4次。但這樣會帶來兩個主要問題：光刻加掩模成本迅速上升，工藝周期延長。業界深知，在EUV未到來之前，采用DP是不得已的選擇。雖然技術上可行，但經濟層面需做出取舍。193納米光刻技術結合光刻技術輔助，包括OPC（光學圖形修正）的雙重圖形曝光技術及倒轉光刻技術，可以在局部區域達到最佳化。相信在2015年，傳統193納米浸液式光刻技術加上DP，甚至4次，分辨率可能達到10納米，取決于成本容忍度。除了工藝尺寸縮小，產業還有其他選擇，如450毫米硅片、TSV 3D封裝等。何時達到7納米或5納米，目前無人能定。樂觀估計可能在2015或2016年，若實現，10納米后可能采用EUV技術至5納米。但業界謹慎，仍兩條腿走路。Nikon努力延伸193納米浸液式技術，ASML獲得英特爾、三星及臺積電支持，加快NXE 3300B實用機型發貨。已有6臺NXE 3100 EUV設備在客戶處使用，累積產出硅片達44000片。NXE 3300B已開始安裝調試，計劃2013年發貨5臺，另有11臺訂單在手及7臺在討論中。ASML正準備450毫米光刻機，是客戶共同投資計劃的一部分。公司有信心2013年EUV營收將實現。ASML在2013年展覽會上詳細描繪了EUV光源路線圖。Cymer公司已推出40瓦EUV光源，工作周期達每小時30片，計劃2014年升級至50瓦，相當于43瓦每小時。100瓦光源可能在2015或2016年，相當于73瓦每小時。250瓦EUV光源實現時間未定，除非100瓦成功。500瓦寫入路線圖容易，未來能否實現仍是個問題。只要實現73瓦每小時，EUVL可視為量產水平，因其成本低于多次曝光技術。在10納米節點以下若采用MP多次曝光技術，則需4x或8x圖形成像技術。理論上，硅晶格大小約0.5納米，通常大于10個晶格尺寸，即約5納米，才可能有好的硅器件功能。預計2024年后，半導體產業可能發生革命性變化，電荷不再是唯一信息載體，計算架構也可能革命。ASML、IMEC及Applied Materials協作，認為采用EUV技術可能達到小于7納米，同樣可采用DP技術提高分辨率。隨著半導體產業繼續發展，每一個工藝節點進步將付出巨大代價，要求大量財務平衡的芯片產出。市場上難尋兼容產品，未來產業經濟壓力將加大。除尺寸縮小外，產業還有選擇，如450毫米硅片、TSV 3D封裝、FinFET結構與III-V族作溝道材料等。站在客戶角度，他們僅需價廉、實用、方便的電子終端產品，而非了解芯片內部構造。